‍‍‍‍‍‍‍‍‍

10月30日消息，近日，高性能 ASIC 设计服务厂商世芯电子（Alchip）发布新闻稿称，它已经成功流片了一款 2nm 测试芯片，预计明年第一季度将公布结果。目前，世芯正在与客户积极合作开发高性能 2nm ASIC。

这两项成绩使世芯成为第一批成功采用革命性的纳米片（或全能门 GAA）晶体管架构的 IC 创新者之一。该测试芯片具有高速 SRAM 和自动布局布线设计，以确保最佳性能。它还包括用于实时洞察的硅性能监控器，并将世芯的 Lite I/O 与共享和非共享电源域集成，使其能够处理 3DIC 选项。

该测试芯片将为最新的纳米片晶体管结构建立设计流程和方法。它还将从 2nm 工艺技术生成功率、性能和面积 （PPA） 数据。

世芯将其 2nm 测试芯片流片视为保持其高性能 ASIC 技术领先地位的关键一步，因为其结果将帮助公司为下一代 1.6nm（A16） 工艺技术的未来发展做好准备。虽然它是一个单片设计，但 世芯的 2nm 测试芯片集成并验证了该公司的 AP-Link-3D I/O IP，可用于未来的 3DIC 小芯片系统设计。

“我们已经开始营业，并准备好满足客户的 2nm 需求。这款测试芯片展示了我们突破高性能计算和人工智能设计界限的能力，”世芯首席技术官 Erez Shaizaf 说。

世芯总裁兼首席执行官 Johnny Shen 补充道：“我们的 2nm 测试芯片代表了技术的重大飞跃，表明我们已准备好参与最先进的 ASIC 开发。我们期待看到这一突破对半导体行业产生什么影响。”

编辑：芯智讯-浪客剑

‍‍‍‍‍‍‍‍‍

10月30日消息，近日，高性能 ASIC 设计服务厂商世芯电子（Alchip）发布新闻稿称，它已经成功流片了一款 2nm 测试芯片，预计明年第一季度将公布结果。目前，世芯正在与客户积极合作开发高性能 2nm ASIC。

这两项成绩使世芯成为第一批成功采用革命性的纳米片（或全能门 GAA）晶体管架构的 IC 创新者之一。该测试芯片具有高速 SRAM 和自动布局布线设计，以确保最佳性能。它还包括用于实时洞察的硅性能监控器，并将世芯的 Lite I/O 与共享和非共享电源域集成，使其能够处理 3DIC 选项。

该测试芯片将为最新的纳米片晶体管结构建立设计流程和方法。它还将从 2nm 工艺技术生成功率、性能和面积 （PPA） 数据。

世芯将其 2nm 测试芯片流片视为保持其高性能 ASIC 技术领先地位的关键一步，因为其结果将帮助公司为下一代 1.6nm（A16） 工艺技术的未来发展做好准备。虽然它是一个单片设计，但 世芯的 2nm 测试芯片集成并验证了该公司的 AP-Link-3D I/O IP，可用于未来的 3DIC 小芯片系统设计。

“我们已经开始营业，并准备好满足客户的 2nm 需求。这款测试芯片展示了我们突破高性能计算和人工智能设计界限的能力，”世芯首席技术官 Erez Shaizaf 说。

世芯总裁兼首席执行官 Johnny Shen 补充道：“我们的 2nm 测试芯片代表了技术的重大飞跃，表明我们已准备好参与最先进的 ASIC 开发。我们期待看到这一突破对半导体行业产生什么影响。”

编辑：芯智讯-浪客剑