在过去十年间，数据中心以太网交换机的容量已从0.64 Tbps跃升至25.6 Tbps，这一跃升得益于64×400 Gbps或32×800 Gbps可插拔光模块的广泛部署。
然而，随着传输速率的不断攀升，现有模块在电连接与光连接密度、电源功耗等方面的瓶颈日益突出，推动业界将目光投向共封装光学（Co-Packaged Optics, CPO）这一颠覆性新架构。
01 可插拔模块走到极限，CPO成为下世代通信架构新解法
要实现单模块800 Gbps乃至更高速率的下一代光引擎，通信通道的速率需提升至100 Gbps/通道以上，这将带来更严重的信号完整性问题，特别是在交换芯片、主板、边缘连接器等关键链路上。
同时，SerDes接口的功耗也将急剧上升，未来甚至可能超过交换芯片本体的功耗。此外，受限于QSFP/OSFP等标准封装形式，传统可插拔光模块在集成密度和散热能力上面临瓶颈。
CPO这一概念的提出，正是为了从根本上解决上述问题。与传统方案不同，CPO将光模块直接集成于交换芯片（ASIC）封装之内，大幅缩短电连接距离，从源头改善信号完整性并降低功耗。
随着AI、云计算、超大规模数据中心的兴起，CPO技术正获得越来越多头部企业的关注与投入。
02 CPO的实现路径：先进封装技术是成败关键
根据IDTechEx最新发布的研究报告《Co-Packaged Optics (CPO) 2025-2035: Technologies, Market, and Forecasts》，CPO能否真正落地并大规模商用，先进半导体封装技术的选择与成熟程度将起决定性作用。
目前CPO的光电集成路径主要分为四种，分别为2D集成、2.5D集成、3D异质集成以及仍处于研发阶段的3D单片集成：
2D集成：将光子集成芯片（PIC）与电子芯片（EIC）并排布置在PCB板上，利用金线键合或倒装芯片连接。这种方式成本低、工艺成熟，但引入较大封装寄生效应，I/O带宽和能效受限，不适合高性能应用。
2.5D集成：将PIC和EIC共同倒装在带硅通孔（TSV）的中介层上，能实现较高集成密度和较低寄生效应，在性能、成本与产能间取得一定平衡。
3D异质集成：采用先进封装技术（如TSV、高密度扇出、铜-铜混合键合、有源光子中介层等）将EIC堆叠在PIC之上，显著降低寄生效应，提高数据带宽密度，但在散热方面面临严峻挑战。
3D单片集成：将光子器件与驱动电路共集成于单一硅芯片中，具备最小阻抗不匹配和封装简化优势，但当前多基于旧制程节点，光子性能与能效表现不理想，仍处于前沿探索阶段。
报告指出，未来不同集成路径将根据具体应用场景各自演进，数据中心交换机、AI互联等领域将是主要推动力。
03 市场预测：2035年市场规模有望突破12亿美元
国外市场调研机构IDTechEx预测，2025至2035年间，CPO市场将以28.9%的年复合增长率快速扩张，整体市场规模预计在2035年超过12亿美元。
其中，CPO交换机将占据主要份额，每台交换机可能集成多达16颗CPO光引擎。AI系统中的光互连模块预计将占市场约20%，反映出在高带宽、低延迟需求驱动下，CPO在AI加速器间通信中的价值日益凸显。
此外，报告还对未来十年内以下维度进行了详细预测：
全球数据中心总量与布建趋势
AI加速器出货量与光互连模块装机比
CPO交换机与AI光互连模块的出货量与市场收入
整体CPO市场规模预测
聚焦产业格局与关键技术突破
该报告深入梳理了CPO全产业链的发展趋势与参与企业动向，包括Nvidia、Broadcom、Cisco、Ranovus、Intel等关键玩家。内容涵盖：
CPO架构演进对未来网络架构的影响
2.5D/3D等先进封装技术在CPO应用中的创新进展
光引擎效率提升与电铜互连替代路径分析
面临的主要挑战与可行解决策略
IDTechEx认为，CPO并非单一技术革新，而是涉及硅光、电驱、系统封装、热管理等多领域协同突破的系统工程，尤其在AI驱动的高算力时代，其价值将愈加突出。
在过去十年间，数据中心以太网交换机的容量已从0.64 Tbps跃升至25.6 Tbps，这一跃升得益于64×400 Gbps或32×800 Gbps可插拔光模块的广泛部署。
然而，随着传输速率的不断攀升，现有模块在电连接与光连接密度、电源功耗等方面的瓶颈日益突出，推动业界将目光投向共封装光学（Co-Packaged Optics, CPO）这一颠覆性新架构。
01 可插拔模块走到极限，CPO成为下世代通信架构新解法
要实现单模块800 Gbps乃至更高速率的下一代光引擎，通信通道的速率需提升至100 Gbps/通道以上，这将带来更严重的信号完整性问题，特别是在交换芯片、主板、边缘连接器等关键链路上。
同时，SerDes接口的功耗也将急剧上升，未来甚至可能超过交换芯片本体的功耗。此外，受限于QSFP/OSFP等标准封装形式，传统可插拔光模块在集成密度和散热能力上面临瓶颈。
CPO这一概念的提出，正是为了从根本上解决上述问题。与传统方案不同，CPO将光模块直接集成于交换芯片（ASIC）封装之内，大幅缩短电连接距离，从源头改善信号完整性并降低功耗。
随着AI、云计算、超大规模数据中心的兴起，CPO技术正获得越来越多头部企业的关注与投入。
02 CPO的实现路径：先进封装技术是成败关键
根据IDTechEx最新发布的研究报告《Co-Packaged Optics (CPO) 2025-2035: Technologies, Market, and Forecasts》，CPO能否真正落地并大规模商用，先进半导体封装技术的选择与成熟程度将起决定性作用。
目前CPO的光电集成路径主要分为四种，分别为2D集成、2.5D集成、3D异质集成以及仍处于研发阶段的3D单片集成：
2D集成：将光子集成芯片（PIC）与电子芯片（EIC）并排布置在PCB板上，利用金线键合或倒装芯片连接。这种方式成本低、工艺成熟，但引入较大封装寄生效应，I/O带宽和能效受限，不适合高性能应用。
2.5D集成：将PIC和EIC共同倒装在带硅通孔（TSV）的中介层上，能实现较高集成密度和较低寄生效应，在性能、成本与产能间取得一定平衡。
3D异质集成：采用先进封装技术（如TSV、高密度扇出、铜-铜混合键合、有源光子中介层等）将EIC堆叠在PIC之上，显著降低寄生效应，提高数据带宽密度，但在散热方面面临严峻挑战。
3D单片集成：将光子器件与驱动电路共集成于单一硅芯片中，具备最小阻抗不匹配和封装简化优势，但当前多基于旧制程节点，光子性能与能效表现不理想，仍处于前沿探索阶段。
报告指出，未来不同集成路径将根据具体应用场景各自演进，数据中心交换机、AI互联等领域将是主要推动力。
03 市场预测：2035年市场规模有望突破12亿美元
国外市场调研机构IDTechEx预测，2025至2035年间，CPO市场将以28.9%的年复合增长率快速扩张，整体市场规模预计在2035年超过12亿美元。
其中，CPO交换机将占据主要份额，每台交换机可能集成多达16颗CPO光引擎。AI系统中的光互连模块预计将占市场约20%，反映出在高带宽、低延迟需求驱动下，CPO在AI加速器间通信中的价值日益凸显。
此外，报告还对未来十年内以下维度进行了详细预测：
全球数据中心总量与布建趋势
AI加速器出货量与光互连模块装机比
CPO交换机与AI光互连模块的出货量与市场收入
整体CPO市场规模预测
聚焦产业格局与关键技术突破
该报告深入梳理了CPO全产业链的发展趋势与参与企业动向，包括Nvidia、Broadcom、Cisco、Ranovus、Intel等关键玩家。内容涵盖：
CPO架构演进对未来网络架构的影响
2.5D/3D等先进封装技术在CPO应用中的创新进展
光引擎效率提升与电铜互连替代路径分析
面临的主要挑战与可行解决策略
IDTechEx认为，CPO并非单一技术革新，而是涉及硅光、电驱、系统封装、热管理等多领域协同突破的系统工程，尤其在AI驱动的高算力时代，其价值将愈加突出。
