新华财经上海5月16日电（记者高少华）科技浪潮奔涌向前，AI站在台前赋能千行百业，而在幕后默默支撑新一轮科技革命的正是半导体IP。近日，以“算力之巅·互连新篇”为主题的2025半导体IP产业研讨会（以下简称“研讨会”）在上海市虹口区举行，芯耀辉科技股份有限公司（以下简称“芯耀辉”）等半导体IP产业链上下游重量级企业与多家国有投资机构签署投资协议，多方合力加速突破关键技术瓶颈，打造更具韧性和竞争力的供应链体系。
芯耀辉联合创始人、董事长曾克强在接受新华社记者专访时指出，半导体IP作为集成电路产业的“技术底座”，构成了AI算力的“隐形支柱”。芯耀辉致力于破解算力扩展面临的“三重壁垒”，为AI时代铺就算力“高速公路”。
畅通AI算力的“高速公路”
“半导体IP构成了芯片设计的重要基石，其中的接口IP如同芯片的‘神经网络’，决定了算力的传输效率与系统协同能力，从云端到手机再到智能网联汽车，都离不开它。”曾克强用了一个形象的比喻，解释接口IP对于集成电路和人工智能产业的重要性。
据介绍，半导体IP是经过验证、可重用的芯片设计模块，包含接口IP、处理器IP、模拟IP、基础IP、安全IP等种类。其中，接口IP是实现芯片与外部设备进行数据传输和有效通信的必备功能模块，是半导体IP领域需求最大、增长最快的领域之一，占据整个IP市场约三成的份额。
近两年，以ChatGPT、DeepSeek为代表的AI大模型由极客圈走向大众视野，标志着人工智能从“展示可能性”迈向“重构生产力”的跨越。在AI应用场景密集涌现的同时，模型参数和算力需求也迎来井喷。曾克强表示，大模型参数量的指数级增长直接驱动了算力需求的爆发式提升，对计算硬件的并行处理能力和吞吐效率提出了极高要求，然而AI算力的提升并非线性增长，随着摩尔定律的放缓，业界已迎头撞上性能墙、内存墙、通信墙三重物理限制。
图为芯耀辉科技股份有限公司联合创始人、董事长曾克强发表演讲（受访者供图）
具体来看，性能墙指的是单芯片算力因为制程和散热等原因濒临物理极限，内存墙反映出计算单元与存储单元之间的数据搬运速度严重滞后于计算速度，通信墙说明由于数据通信延迟和带宽限制，造成大规模算力集群难以实现理想的线性加速比。
“这三重壁垒共同构成算力扩展的硬约束，AI模型发展需要芯片算力持续突破，但算力提升不仅依赖晶体管密度，更需解决数据流动的效率问题，接口IP正是打通算力瓶颈的‘高速公路’。”曾克强如是说。
IP自主可控之路任重道远
市场规模屡创新高、保持两位数高速增长……半导体IP行业是典型的蓝海市场，成长空间广阔，其中接口IP在高性能计算旺盛需求的带动下，市场份额更是持续攀升。据行业机构测算，2017-2023年，接口IP在全球IP市场中的占比从18%提升至28%，预计到2028年将会提升至38%。
持续高速成长的另一面，是半导体IP还处于由欧美企业主导阶段，本土企业起步较晚，总体规模和市场影响力还较为有限。中国经济信息社在研讨会现场发布的《中国半导体IP产业发展洞察报告》显示，2024年中国半导体IP市场需求占全球约30%，而国产IP企业销售额仅占全球2.92%，自给率仅为8.52%，与中国市场庞大的规模和快速增长势头并不相称。
包括曾克强在内，芯耀辉的创始团队中，多位高管拥有跨国芯片设计企业从业经历，对中国IP企业面临的技术瓶颈有切肤之痛。“本土IP企业必须不断提升技术竞争力，练好过硬的内功。”曾克强指出，一个合格的接口IP不仅要有出色的架构，还要兼具灵活性、可靠性和兼容性，产品要在产品质量、工艺先进性、标准领先性等方面达到国内领先、国际一流的水平，并经市场大规模量产验证，才能逐渐拉近与国际巨头的距离，助力解决“卡脖子”问题。
此外，曾克强认为，作为集成电路产业链的上游环节，IP企业要具备对整个产业链的深刻理解，能够预判下游客户的需求提前准备好解决方案，“本土企业要在IP研发方面走在客户下一代芯片项目需求的前沿，帮助客户缩短产品上市的时间”。
“在人工智能时代，高速接口IP已然成为IP市场中需求最迫切、增长最迅速的关键领域，未来接口IP的技术趋势是更高、更快、更智能，例如跨芯片通信（UCIe）将允许不同工艺的芯片像乐高积木一样拼接，车规级IP要能做到在-40°C到150°C环境下稳定运行，本土企业只有做好这些准备，才能在市场竞争中占据一席之地。”曾克强说。
成为链接芯片“最先一米”到“最后一米”的突围者
2024年6月，刚满四周岁的芯耀辉做出了一个里程碑式变革，将公司总部从外省迁至上海，在这片中国集成电路产业的沃土寻求更大的发展机遇。
图为芯耀辉科技股份有限公司总部（受访者供图）
“AI产业的发展，离不开产业生态的构建和产业伙伴的共同努力，上海拥有无可比拟的先天优势。”谈及“落沪”的考量，曾克强对上海雄厚的产业基础赞不绝口，“我们来到集成电路和人工智能产业集群的中心，和客户更近了，和生态伙伴也更近了，公司目前在国产接口IP市场份额排名第一，全线产品在高性能计算、人工智能等领域头部客户的芯片项目实现了量产验证。”
创新企业与产业高地的“双向奔赴”，正是上海加快建设国际设计之都和集成电路产业全球高地的一个缩影。数据显示，上海已经形成从设计、制造到封测的完整产业链，集成电路产业规模去年突破3900亿元，位居国内第一，在EDA、芯片设计、制造、封测、装备、材料等全产业链环节都位居全国领先地位，多年蝉联集成电路设计业规模最大城市地位。为加速资本赋能科技成果转化，上海去年围绕集成电路等三大先导产业设立总规模1000亿元产业投资母基金的基础上，今年进一步启动2个500亿元规模的基金（上海产业转型升级二期基金和国资并购基金矩阵），充分发挥国有资本“投早投小”、补链强链的功能。
为了在技术更新迭代极快的芯片设计行业站稳脚跟，芯耀辉始终将研发创新视为企业发展的核心驱动力。截至目前，公司超过80%的员工为研发人员，累计研发投入超过10亿元，并初步完成国际化布局，在中国香港、马来西亚、越南设有研发中心。截至2025年4月，芯耀辉已经获得发明专利66项，集成电路布图设计授权45项，软件著作授权9项，并作为重点贡献企业参与制定首个中国原生Chiplet技术标准《小芯片接口总线技术要求》、首个中国光互连接口技术标准《半导体集成电路 光互连接口技术要求》，为完善半导体行业的“中国标准”做出积极贡献。
“构建半导体生态体系，需要IP、EDA、制造、封测等共同努力。” “全球化才有最好的性价比，中国芯片的‘突围’之路离不开接口IP。”“IP行业的成功并不属于某一个国家或某一个企业，而是属于真正拥抱技术开放，对产业有包容性的先驱者。”在研讨会现场，来自IP/EDA、GPU、制造等集成电路产业链上下游领军企业的代表反复强调了深化交流和合作的重要性，这也与曾克强的观点不谋而合。
“芯耀辉有信心和决心，与产业生态伙伴一起携手努力，共同实现中国AI芯片的突围，通过全栈式完整国产接口IP解决方案让中国大模型算力芯片的构建和实现成为可能。”曾克强说。
编辑：李一帆
声明：新华财经为新华社承建的国家金融信息平台。任何情况下，本平台所发布的信息均不构成投资建议。如有问题，请联系客服：400-6123115
新华财经上海5月16日电（记者高少华）科技浪潮奔涌向前，AI站在台前赋能千行百业，而在幕后默默支撑新一轮科技革命的正是半导体IP。近日，以“算力之巅·互连新篇”为主题的2025半导体IP产业研讨会（以下简称“研讨会”）在上海市虹口区举行，芯耀辉科技股份有限公司（以下简称“芯耀辉”）等半导体IP产业链上下游重量级企业与多家国有投资机构签署投资协议，多方合力加速突破关键技术瓶颈，打造更具韧性和竞争力的供应链体系。
芯耀辉联合创始人、董事长曾克强在接受新华社记者专访时指出，半导体IP作为集成电路产业的“技术底座”，构成了AI算力的“隐形支柱”。芯耀辉致力于破解算力扩展面临的“三重壁垒”，为AI时代铺就算力“高速公路”。
畅通AI算力的“高速公路”
“半导体IP构成了芯片设计的重要基石，其中的接口IP如同芯片的‘神经网络’，决定了算力的传输效率与系统协同能力，从云端到手机再到智能网联汽车，都离不开它。”曾克强用了一个形象的比喻，解释接口IP对于集成电路和人工智能产业的重要性。
据介绍，半导体IP是经过验证、可重用的芯片设计模块，包含接口IP、处理器IP、模拟IP、基础IP、安全IP等种类。其中，接口IP是实现芯片与外部设备进行数据传输和有效通信的必备功能模块，是半导体IP领域需求最大、增长最快的领域之一，占据整个IP市场约三成的份额。
近两年，以ChatGPT、DeepSeek为代表的AI大模型由极客圈走向大众视野，标志着人工智能从“展示可能性”迈向“重构生产力”的跨越。在AI应用场景密集涌现的同时，模型参数和算力需求也迎来井喷。曾克强表示，大模型参数量的指数级增长直接驱动了算力需求的爆发式提升，对计算硬件的并行处理能力和吞吐效率提出了极高要求，然而AI算力的提升并非线性增长，随着摩尔定律的放缓，业界已迎头撞上性能墙、内存墙、通信墙三重物理限制。
图为芯耀辉科技股份有限公司联合创始人、董事长曾克强发表演讲（受访者供图）
具体来看，性能墙指的是单芯片算力因为制程和散热等原因濒临物理极限，内存墙反映出计算单元与存储单元之间的数据搬运速度严重滞后于计算速度，通信墙说明由于数据通信延迟和带宽限制，造成大规模算力集群难以实现理想的线性加速比。
“这三重壁垒共同构成算力扩展的硬约束，AI模型发展需要芯片算力持续突破，但算力提升不仅依赖晶体管密度，更需解决数据流动的效率问题，接口IP正是打通算力瓶颈的‘高速公路’。”曾克强如是说。
IP自主可控之路任重道远
市场规模屡创新高、保持两位数高速增长……半导体IP行业是典型的蓝海市场，成长空间广阔，其中接口IP在高性能计算旺盛需求的带动下，市场份额更是持续攀升。据行业机构测算，2017-2023年，接口IP在全球IP市场中的占比从18%提升至28%，预计到2028年将会提升至38%。
持续高速成长的另一面，是半导体IP还处于由欧美企业主导阶段，本土企业起步较晚，总体规模和市场影响力还较为有限。中国经济信息社在研讨会现场发布的《中国半导体IP产业发展洞察报告》显示，2024年中国半导体IP市场需求占全球约30%，而国产IP企业销售额仅占全球2.92%，自给率仅为8.52%，与中国市场庞大的规模和快速增长势头并不相称。
包括曾克强在内，芯耀辉的创始团队中，多位高管拥有跨国芯片设计企业从业经历，对中国IP企业面临的技术瓶颈有切肤之痛。“本土IP企业必须不断提升技术竞争力，练好过硬的内功。”曾克强指出，一个合格的接口IP不仅要有出色的架构，还要兼具灵活性、可靠性和兼容性，产品要在产品质量、工艺先进性、标准领先性等方面达到国内领先、国际一流的水平，并经市场大规模量产验证，才能逐渐拉近与国际巨头的距离，助力解决“卡脖子”问题。
此外，曾克强认为，作为集成电路产业链的上游环节，IP企业要具备对整个产业链的深刻理解，能够预判下游客户的需求提前准备好解决方案，“本土企业要在IP研发方面走在客户下一代芯片项目需求的前沿，帮助客户缩短产品上市的时间”。
“在人工智能时代，高速接口IP已然成为IP市场中需求最迫切、增长最迅速的关键领域，未来接口IP的技术趋势是更高、更快、更智能，例如跨芯片通信（UCIe）将允许不同工艺的芯片像乐高积木一样拼接，车规级IP要能做到在-40°C到150°C环境下稳定运行，本土企业只有做好这些准备，才能在市场竞争中占据一席之地。”曾克强说。
成为链接芯片“最先一米”到“最后一米”的突围者
2024年6月，刚满四周岁的芯耀辉做出了一个里程碑式变革，将公司总部从外省迁至上海，在这片中国集成电路产业的沃土寻求更大的发展机遇。
图为芯耀辉科技股份有限公司总部（受访者供图）
“AI产业的发展，离不开产业生态的构建和产业伙伴的共同努力，上海拥有无可比拟的先天优势。”谈及“落沪”的考量，曾克强对上海雄厚的产业基础赞不绝口，“我们来到集成电路和人工智能产业集群的中心，和客户更近了，和生态伙伴也更近了，公司目前在国产接口IP市场份额排名第一，全线产品在高性能计算、人工智能等领域头部客户的芯片项目实现了量产验证。”
创新企业与产业高地的“双向奔赴”，正是上海加快建设国际设计之都和集成电路产业全球高地的一个缩影。数据显示，上海已经形成从设计、制造到封测的完整产业链，集成电路产业规模去年突破3900亿元，位居国内第一，在EDA、芯片设计、制造、封测、装备、材料等全产业链环节都位居全国领先地位，多年蝉联集成电路设计业规模最大城市地位。为加速资本赋能科技成果转化，上海去年围绕集成电路等三大先导产业设立总规模1000亿元产业投资母基金的基础上，今年进一步启动2个500亿元规模的基金（上海产业转型升级二期基金和国资并购基金矩阵），充分发挥国有资本“投早投小”、补链强链的功能。
为了在技术更新迭代极快的芯片设计行业站稳脚跟，芯耀辉始终将研发创新视为企业发展的核心驱动力。截至目前，公司超过80%的员工为研发人员，累计研发投入超过10亿元，并初步完成国际化布局，在中国香港、马来西亚、越南设有研发中心。截至2025年4月，芯耀辉已经获得发明专利66项，集成电路布图设计授权45项，软件著作授权9项，并作为重点贡献企业参与制定首个中国原生Chiplet技术标准《小芯片接口总线技术要求》、首个中国光互连接口技术标准《半导体集成电路 光互连接口技术要求》，为完善半导体行业的“中国标准”做出积极贡献。
“构建半导体生态体系，需要IP、EDA、制造、封测等共同努力。” “全球化才有最好的性价比，中国芯片的‘突围’之路离不开接口IP。”“IP行业的成功并不属于某一个国家或某一个企业，而是属于真正拥抱技术开放，对产业有包容性的先驱者。”在研讨会现场，来自IP/EDA、GPU、制造等集成电路产业链上下游领军企业的代表反复强调了深化交流和合作的重要性，这也与曾克强的观点不谋而合。
“芯耀辉有信心和决心，与产业生态伙伴一起携手努力，共同实现中国AI芯片的突围，通过全栈式完整国产接口IP解决方案让中国大模型算力芯片的构建和实现成为可能。”曾克强说。
编辑：李一帆
声明：新华财经为新华社承建的国家金融信息平台。任何情况下，本平台所发布的信息均不构成投资建议。如有问题，请联系客服：400-6123115
