11月5日消息，在SK AI Summit 2024上，SK 海力士领先三星和美光，发布了业界首款16层堆叠（16Hi）的 HBM3E内存，并确保“技术稳定性”，计划最早在明年年初提供样品。

在几周之前，SK 海力士才推出了12层堆叠的 HBM3E内存，获得了AMD MI325X和英伟达Blackwell Ultra的合同。而最新的16层堆叠的 HBM3E内存的容量为 48GB（每个芯片 3GB）。这种密度的增加，可以使得 AI 加速器能够在8个HBM堆栈配置中拥有高达 384GB 的HBM3E容量。

SK海力士声称，16层堆叠的 HBM3E 的AI训练性能提高了 18%，推理性能提高了 32%。与 12层对的的HMB3E一样，新的16层堆叠的HBM3E采用了 MR-MUF 等封装技术，该技术通过熔化芯片之间的焊料来连接芯片。

SK海力士预计16层堆叠HBM3E 样品将于2025 年初准备好。然而，这种内存可能只是短暂的过渡产品，因为SK海力士计划2025下半年推出首批12层堆叠的HBM4产品，16层堆叠的HBM4将会在2026年推出。

同时，SK海力士还透露，英伟达CEO黄仁勋要求其提前6个月供应HBM4，SK海力士也愿意尝试，将加强与英伟达合作。这也意味着HM4有可能提前量产。

有报道称，SK 海力士早在今年10月就已经实现了HBM4的流片。遵循传统的芯片开发生命周期，预计英伟达和AMD将在2025年第一季度/第二季度收到认证样品。

资料显示，HBM4 将通道宽度从 1024 位增加到 2048 位，同时支持超过 16 个垂直堆叠的 DRAM 芯片，每个芯片的内存高达 4GB。这将带来巨大的升级，应该足以满足即将推出的 AI GPU 的需求。

此外，SK海力士还在积极开发 PCIe 6.0 SSD、针对 AI 服务器的大容量 QLC（四层单元）eSSD 和用于移动设备的 UFS 5.0。SK海力士还在开发一种LPCAMM2模块，并使用其1c nm制程节点开发焊接的LPDDR5/6存储器。

为了克服“内存墙”，SK海力士还正在开发近内存处理 （PNM）、存内处理 （PIM） 和计算存储等解决方案。三星此前已经演示了其 PIM 版本——其中数据在内存中处理，因此数据不必移动到外部处理器。

编辑：芯智讯-浪客剑

11月5日消息，在SK AI Summit 2024上，SK 海力士领先三星和美光，发布了业界首款16层堆叠（16Hi）的 HBM3E内存，并确保“技术稳定性”，计划最早在明年年初提供样品。

在几周之前，SK 海力士才推出了12层堆叠的 HBM3E内存，获得了AMD MI325X和英伟达Blackwell Ultra的合同。而最新的16层堆叠的 HBM3E内存的容量为 48GB（每个芯片 3GB）。这种密度的增加，可以使得 AI 加速器能够在8个HBM堆栈配置中拥有高达 384GB 的HBM3E容量。

SK海力士声称，16层堆叠的 HBM3E 的AI训练性能提高了 18%，推理性能提高了 32%。与 12层对的的HMB3E一样，新的16层堆叠的HBM3E采用了 MR-MUF 等封装技术，该技术通过熔化芯片之间的焊料来连接芯片。

SK海力士预计16层堆叠HBM3E 样品将于2025 年初准备好。然而，这种内存可能只是短暂的过渡产品，因为SK海力士计划2025下半年推出首批12层堆叠的HBM4产品，16层堆叠的HBM4将会在2026年推出。

同时，SK海力士还透露，英伟达CEO黄仁勋要求其提前6个月供应HBM4，SK海力士也愿意尝试，将加强与英伟达合作。这也意味着HM4有可能提前量产。

有报道称，SK 海力士早在今年10月就已经实现了HBM4的流片。遵循传统的芯片开发生命周期，预计英伟达和AMD将在2025年第一季度/第二季度收到认证样品。

资料显示，HBM4 将通道宽度从 1024 位增加到 2048 位，同时支持超过 16 个垂直堆叠的 DRAM 芯片，每个芯片的内存高达 4GB。这将带来巨大的升级，应该足以满足即将推出的 AI GPU 的需求。

此外，SK海力士还在积极开发 PCIe 6.0 SSD、针对 AI 服务器的大容量 QLC（四层单元）eSSD 和用于移动设备的 UFS 5.0。SK海力士还在开发一种LPCAMM2模块，并使用其1c nm制程节点开发焊接的LPDDR5/6存储器。

为了克服“内存墙”，SK海力士还正在开发近内存处理 （PNM）、存内处理 （PIM） 和计算存储等解决方案。三星此前已经演示了其 PIM 版本——其中数据在内存中处理，因此数据不必移动到外部处理器。

编辑：芯智讯-浪客剑